下列Verilog HDL程序所描述的是一个计数器，该计数器的模是（ ）module count(CLK,OUT);input CLK; output reg [3:0] OUT; always @(negedge CLK)begin if(OUT = =4’d11) OUT